STRATEGIES & METHODOLOGIES FOR LOW POWER VLSI DESIGNS: A REVIEW
چکیده:
بحث کم توان بودن به یک موضع اصلی در جهان امروز صنایع الکترونیک تبدیل گشته است. تلفات توان به یک مورد مهم به عنوان مواردی در طراحی عملکرد و فضای اشغالی برای طراحی چیپ های VLSI تبدیل گشته است. با کوچک شدن تکنولوژی موضوع کاهش مصرف برق و مهمتر از همه مدیریت انرژی و توان در تراشه به دلیل افزایش پیچیدگی جزو چالش های بزرگی در ابعاد زیر 100 نانومتر می باشند. برای بسیاری از طرح ها، بهینه سازی توان دارای اهمیت است به دلیل اینکه نیاز به کاهش هزینه های بسته بندی و طول عمر بیشتر باتری بسیار محسوس می باشد. برای توان بحث مدیریت جریان نشتی نیز نقش مهمی را در طرح های VLSI کم توان بازی می کند. جریان نشتی به یک بخش بسیار مهمی از تلفات توان در کل مدارهای مجتمع تبدیل گشته است. این مقاله استراتژی های و روش های مختلف و همچنین تکنیک های مدیریت توان برای مدار ها و سیستم های کم توان را تشریح می کند. درباره چالش هایی که در طراحی کم توان به آن ها برخورد می کنیم نیز بحث شده است.
فهرست مطالب:
چکیده
1) معرفی
2) استراتژی های کم توان
3) مبانی اتلاف توان
4) فضای اشغالی در طراحی کم توان
4.1) ولتاژ
4.2) ظرفیت خازنی فیزیکی
4.3) فعالیت سوویچینگ
5) تکنیک های کاهش دادن توان
5.1) کاهش دادن ظرفیت خازنی تراشه و Package
5.2) تعیین مقدار منبع ولتاژ:
5.3) استفاده از استراتژی های مدیریت توان
5.3.1) قانون انتخاب تکنولوژی
5.3.2) تکنیک های طراحی مدار
5.3.3) روش ها و تکنیک های CAD
5.4) مدیرت کم توان در طراحی فیزیکی
6) نتیجه گیری
6.1) اندازه تکنولوژی
6.2) توان نشتی
7) منابع (در متن اصلی)
تعداد مشاهده:
329
مشاهده
فرمت فایل دانلودی:.zip
فرمت فایل اصلی: docx, pdf
تعداد صفحات: 10
حجم فایل:482
کیلوبایت
-
راهنمای استفاده:
مناسب جهت استفاده دانشجویان رشته برق الکترونیک
-
محتوای فایل دانلودی:
فایل ترجمه شده در قالب word و قابل ویرایش در 10 صفحه
فایل اصلی در قالب PDF در
